

# 2431

## 1024-Bit, 1-Wire EEPROM


### 概述

2431是一款 1024 位 1-Wire® EEPROM 芯片，由四个存储器页组成，每页 256 位。数据先被写入一个 8 字节暂存器中，经校验无误后复制到 EEPROM 存储器。其特点在于，四个存储器页相互独立，可以单独设置写保护或 EPROM 仿真模式，在 EPROM 仿真模式下，所有位的状态只能从 1 变成 0。2431通过一根 1-Wire 总线进行通信。通信采用标准的 1-Wire 协议。每个器件都有不能更改的 64 位 ROM 地址码，该地址码由工厂光刻写入芯片。在一个多点的 1-Wire 网络环境中，该地址码用于对器件进行寻址。

### 应用

- 附件/PC 板识别 医疗
- 传感器校准数据存储
- 模拟传感器校准，包括 IEEE-P1451.4 智能传感器
- 墨盒/碳粉打印盒识别
- 消费类产品的售后管理

### 典型工作电路



### 特性

- 1024 位 EEPROM 存储器，分为四页，每页 256 位。
- 独立的存储器页，可以永久写保护或设置成 EEPROM 仿真模式(“写入 0”)。
- 通过切换点滞回与滤波，对噪声条件下的性能进行优化。
- IEC 1000-4-2 Level 4 ESD 保护(8kV 接触模式，15kV 气隙放电模式)。
- 可在-40°C 至+85°C 温度范围，2.8V 至 5.25V 的宽电压范围内进行读写操作。
- 按照 1-Wire 协议，在 15.4kbps 或 125kbps 速率下使用单独数字信号与主机通信。

### 订购信息

PART	TEMP RANGE	PIN-PACKAGE
2431	-40°C to +125° C	3 TO92
2431 P	-40°C to +125° C	8 MSOP8
2431 D	-40°C to +125° C	6 DFN6
2431 Q	-40°C to +125° C	16 QFN16
2431 S	-40°C to +125° C	2 SP2
2431 G	-40°C to +125° C	2 SFN(6mm×6mm)
2431 GA	-40°C to +125° C	2 SFN(3.5mm×6.5mm)

## ABSOLUTE MAXIMUM RATINGS

I/O Voltage to GND	-0.5V, +6V
I/O Sink Current	20mA
Operating Temperature Range	-40°C to +125° C
Junction Temperature	+150°C
Storage Temperature Range	-50° C to+125° C
Soldering Temperature	See IPC/JEDEC J-STD-020A

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to the absolute maximum rating conditions for extended periods may affect device reliability.

## ELECTRICAL CHARACTERISTICS

 (T<sub>A</sub> = -40°C to +85°C; see Note 1.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>I/O PIN GENERAL DATA</b>						
1-Wire Pullup Voltage	V <sub>PUP</sub>	(Notes 2)	2.8		5.25	V
1-Wire Pullup Resistance	R <sub>PUP</sub>	(Notes 2, 3)	0.3		2.2	kΩ
Input Capacitance	C <sub>IO</sub>	(Notes 4, 5)			1000	pF
Input Load Current	I <sub>L</sub>	I/O pin at V <sub>PUP</sub>	0.05		6.7	μA
High-to-Low Switching Threshold	V <sub>TL</sub>	(Notes 5, 6, 7)	0.5		V <sub>PUP</sub> -1.8	V
Input Low Voltage	V <sub>IL</sub>	(Notes 2, 8)			0.3	V
Low-to-High Switching Threshold	V <sub>TH</sub>	(Notes 5, 6, 9)	1.0		V <sub>PUP</sub> -1.0	V
Switching Hysteresis	V <sub>HY</sub>	(Notes 5, 6, 10)	0.21		1.70	V
Output Low Voltage	V <sub>OL</sub>	At 4mA (Note 11)			0.4	V
Recovery Time (Notes 2,12)	t <sub>REC</sub>	Standard speed, R <sub>PUP</sub> = 2.2kΩ	5			μs
		Overdrive speed, R <sub>PUP</sub> = 2.2kΩ	2			
		Overdrive speed, directly prior to reset pulse; R <sub>PUP</sub> = 2.2kΩ	5			
Rising-Edge Hold-off Time (Notes 5, 13)	t <sub>REH</sub>	Standard speed	0.5		5.0	μs
		Overdrive speed	Not applicable (0)			
Timeslot Duration (Notes 2, 14)	t <sub>SLOT</sub>	Standard speed	65			μs
		Overdrive speed	8			
<b>I/O PIN, 1-Wire RESET, PRESENCE DETECT CYCLE</b>						
Reset Low Time (Note 2)	t <sub>RSTL</sub>	Standard speed	480		640	μs
		Overdrive speed	48		80	
Presence Detect High Time	t <sub>PDH</sub>	Standard speed	15		60	μs
		Overdrive speed	2		6	
Presence Detect Low Time	t <sub>PDL</sub>	Standard speed	60		240	μs
		Overdrive speed	8		24	
Presence Detect Sample Time (Notes 2, 15)	t <sub>MSP</sub>	Standard speed	60		75	μs
		Overdrive speed	6		10	
<b>I/O PIN, 1-Wire WRITE</b>						
Write-0 Low Time (Notes 2, 16)	t <sub>W0L</sub>	Standard speed	60		120	μs
		Overdrive speed, V <sub>PUP</sub> > 4.5V	5		15.5	
		Overdrive speed	6		15.5	
Write-1 Low Time (Notes 2, 17)	t <sub>W1L</sub>	Standard speed	1		15 - ε	μs
		Overdrive speed	1		2 - ε	
<b>I/O PIN, 1-Wire READ</b>						
Read Low Time (Notes 2, 18)	t <sub>RL</sub>	Standard speed	5		15 - δ	μs
		Overdrive speed	1		2 - δ	
Read Sample Time (Notes 2, 18)	t <sub>MSR</sub>	Standard speed	t <sub>RL</sub> + δ		15	μs
		Overdrive speed	t <sub>RL</sub> + δ		2	
<b>EEPROM</b>						
Programming Current	I <sub>PROG</sub>	(Notes 5, 19)			0.8	mA
Programming Time	t <sub>PROG</sub>	(Notes 20, 21)			10	ms
Write/Erase Cycles (Endurance) (Notes 22, 23)	N <sub>CY</sub>	At +25°C	200k			—
		At +85°C (worst case)	50k			
Data Retention (Notes 24, 25, 26)	t <sub>DR</sub>	At +85°C (worst case)	40			years

- Note 1:** 芯片在-40° C 的性能是理想值，没有经过产品测试验证。
- Note 2:** 系统要求。
- Note 3:** 最大允许的上拉电阻值与系统中挂载的一线器件数量以及一线恢复时间有关，此处的上拉电阻值只适合挂载了一线恢复时间最短的单个一线器件。对于负载过大的系统，建议使用有源上拉器件，如 DS2482-x00, DS2480B 或 DS2490。
- Note 4:** 这里的最大值是指首次加载  $V_{PUP}$  时内部的寄生电容值。一旦寄生电容被充电，它基本不影响正常的通信。
- Note 5:** 设计理想值，没有经过产品测试验证。
- Note 6:**  $V_{TL}$ ,  $V_{TH}$ , 和  $V_{HY}$  与内部供电电压有关，而供电电压会受到  $V_{PUP}$ ,  $R_{PUP}$ ，一线时序和接口负载电容的影响。低的  $V_{PUP}$ ，高的  $R_{PUP}$ ，短的  $t_{REC}$  和大的负载电容都会降低  $V_{TL}$ ,  $V_{TH}$ , 和  $V_{HY}$  的值。
- Note 7:** 在下降沿过程中，低于该电压时会检测到逻辑“0”。
- Note 8:** 当主机驱动从机 IO 为逻辑“0”时，接口电压不能超过  $V_{ILMAX}$ 。
- Note 9:** 在上升沿过程中，高于该电压会检测到逻辑“1”。
- Note 10:** 当 IO 电压在上升沿过程中超过  $V_{TH}$  后，接口电压必须至少下降  $V_{HY}$  才能被检测为逻辑“0”。
- Note 11:** 当电压小于 1V 时，IV 特性是线性的。
- Note 12:** 适用于挂载单个一线器件的系统。
- Note 13:** 在前一个上升沿达到  $V_{TH}$  后至少要等待  $t_{REC}$  才能检测到一个下降沿。
- Note 14:** 定义为可以达到的最大比特率，等于  $t_{WOLMIN} + t_{RECMIN}$ 。
- Note 15:** 当有一个从设备挂载在总线上时，主机能够读到的逻辑“0”的时间宽度。上电检测脉宽可以超过这个值，但是在上电之后 2ms 后这个值会恢复。
- Note 16:** 加粗的值不符合 1 线标准，具体见下文的对比表格。
- Note 17:**  $\epsilon$  表示上拉电路将接口电压从  $V_{IL}$  拉升到  $V_{TH}$  所需要的时间。
- Note 18:**  $\delta$  表示上拉电路将接口电压从  $V_{IL}$  拉升到总线的输入高电平阈值电压所需要的时间。
- Note 19:** EEPROM 在编程过程中消耗的电流，在编程过程中接口电压必须大于  $V_{PUP(MIN)}$ 。当  $V_{PUP}$  接近  $V_{PUP(MIN)}$  时，最好是在  $R_{PUP}$  旁边接一个旁路小电阻，在编程的过程中激活该旁路电阻。
- Note 20:** 从  $t_{REHMAX}$  开始到 copy scratchpad 过程中 E/S 字节的最后一个时隙之间的间隔。一旦内部 EEPROM 编程完成，器件的电流会从  $I_{PROG}$  降到  $I_L$ 。
- Note 21:** A1 版本中的  $t_{PROG}$  是 12.5ms，A2 版本中的  $t_{PROG}$  是 10ms。
- Note 22:** 重复写的次数会随着  $T_A$  的增加而减少。
- Note 23:** 只通过抽样测试，不能保证产品测试 100% 通过。
- Note 24:** 数据保持时间会随着温度的升高而减少。
- Note 25:** 产品通过短期内高温老化测试; datasheet 中给出的工作温度范围内性能通过可靠性测试获得。
- Note 26:** EEPROM 在数据保存时间过期后可能存在不能写入的问题。不建议将 EEPROM 存放在高温环境中。器件存放超过 10 年 @125° C 或者 40 年 @85° C，会失去写数据的能力。

PARAMETER	LEGACY VALUES				2431 VALUES			
	STANDARD SPEED		OVERDRIVE SPEED		STANDARD SPEED		OVERDRIVE SPEED	
	MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX
$t_{SLOT}$ (incl. $t_{REC}$ )	61 $\mu$ s	(undef.)	7 $\mu$ s	(undef.)	65 $\mu$ s <sup>1)</sup>	(undef.)	8 $\mu$ s <sup>1)</sup>	(undef.)
$t_{RSTL}$	480 $\mu$ s	(undef.)	48 $\mu$ s	80 $\mu$ s	480 $\mu$ s	640 $\mu$ s	48 $\mu$ s	80 $\mu$ s
$t_{PDH}$	15 $\mu$ s	60 $\mu$ s	2 $\mu$ s	6 $\mu$ s	15 $\mu$ s	60 $\mu$ s	2 $\mu$ s	6 $\mu$ s
$t_{PDL}$	60 $\mu$ s	240 $\mu$ s	8 $\mu$ s	24 $\mu$ s	60 $\mu$ s	240 $\mu$ s	8 $\mu$ s	24 $\mu$ s
$t_{WOL}$	60 $\mu$ s	120 $\mu$ s	6 $\mu$ s	16 $\mu$ s	60 $\mu$ s	120 $\mu$ s	6 $\mu$ s	15.5 $\mu$ s

<sup>1)</sup>人为的改变，修改之后的 1 线前端恢复时间变长了。

## 引脚说明

名称	功能
I/O	1-Wire 总线接口，漏级开路，需外接上拉电阻。
GND	参考地。
N.C.	悬空。


## 说明


2431 包含 1024 位的 EEPROM，一个用户可最多读写 7 字节的 8 字节寄存器/控制页，并且在单一芯片中集成了全功能 1-Wire 接口。每个 2431 都有一个出厂时利用激光光刻写入芯片的 64 位 ROM 地址码，以保证其绝对可溯性。数据按照 1-Wire 协议串行传输，只需要一根数据线和返回地线。2431 有一个称为暂存器的附加存储区，在向主存储器或寄存器页写入数据时用作缓存器。数据首先被写入暂存器，并可从这里读回。经过校验无误后，Copy Scratchpad 命令将数据传送到最终存储器单元。2431 的应用包括附件/PC 板识别，医疗传感器校准数据存储，模拟传感器校准，包括 IEEE-P1451.4 智能传感器，墨盒/碳粉打印盒识别，以及消费类产品的售后管理。

## 概述

图 1 中的结构框图说明了 2431 主控单元与存储器部分的关系。NCM 31 包括四个主要数据部件：1) 64 位光刻 ROM，2) 64 位暂存器，3) 四个 32 字节 EEPROM 页，4) 64 位寄存器页。1-Wire 协议的层次结构见图 2 所示，主机必须首先发送如下七条 ROM 操作命令中的一条：1) Read ROM，2) Match ROM，3) Search ROM，4) Skip ROM，5) Resume，6) Overdrive-Skip ROM，7) Overdrive-Match ROM。当以标准速度执行完 Overdrive ROM 命令后，器件进入高速模式，所有后续通信均以高速模式进行。与 ROM 操作命令有关的协议说明见图 9。成功地执行了 ROM 操作命令后，就可以进行存储器操作，主机可发出四条存储器操作命令中的任一条。与存储器操作命令有关的协议说明见图 7。所有数据读写时，都是低位在前。

图 1. 结构框图



**图 2. 1-Wire 协议层次结构图**


### 64 位光刻 ROM

每个 2431 都有的 64 位 ROM 代码，其中前 8 位是一个 1-Wire 家族码，中间 48 位是序列号，最后 8 位是前 56 位的 CRC（循环冗余校验）码。详见图 3 所示。1-Wire CRC 校验码通过一个包括移位寄存器和异或门的多项式发生器产生，如图 4 所示。该多项式为： $X^8 + X^5 + X^4 + 1$ 。

移位寄存器初始化时被清 0。然后从家族码的最低有效位开始，每次移入一位。当家族码的最后一位被移入后，再移入序列号。当序列号的最后一位也被移入时，移位寄存器的值即为 CRC 码的值。继续移入 8 位 CRC 码后，移位寄存器所有位归 0。



**图 3. 64 位光刻 ROM**

**图 4. 1-Wire CRC 发生器**


图 5. 存储器映像

ADDRESS RANGE	TYPE	DESCRIPTION	PROTECTION CODES
0000h to 001Fh	R/(W)	Data Memory Page 0	
0020h to 003Fh	R/(W)	Data Memory Page 1	
0040h to 005Fh	R/(W)	Data Memory Page 2	
0060h to 007Fh	R/(W)	Data Memory Page 3	
0080h <sup>1)</sup>	R/(W)	Protection Control Byte Page 0	55h: Write Protect P0; AAh: EPROM mode P0; 55h or AAh: Write Protect 80h
0081h <sup>1)</sup>	R/(W)	Protection Control Byte Page 1	55h: Write Protect P1; AAh: EPROM mode P1; 55h or AAh: Write Protect 81h
0082h <sup>1)</sup>	R/(W)	Protection Control Byte Page 2	55h: Write Protect P2; AAh: EPROM mode P2; 55h or AAh: Write Protect 82h
0083h <sup>1)</sup>	R/(W)	Protection Control Byte Page 3	55h: Write Protect P3; AAh: EPROM mode P3; 55h or AAh: Write Protect 83h
0084h <sup>1)</sup>	R/(W)	Copy Protection Byte	55h or AAh: Copy Protect 0080:008Fh, and any write-protected Pages
0085h	R	Factory byte. Set at Factory.	AAh: Write Protect 85h, 86h, 87h; 55h: Write Protect 85h, unprotect 86h, 87h
0086h	R/(W)	User Byte/Manufacturer ID	
0087h	R/(W)	User Byte/Manufacturer ID	
0088h to 008Fh	N/A	Reserved	

<sup>1)</sup>一旦被设置为 AAh 或 55h, 该地址将变为只读。可以被设为其它任意值, 但不能对该地址起到写保护作用, 也不激活任何功能。

## 存储器

数据存储器和寄存器位于一个线性地址空间, 如图 5 所示。数据存储器和寄存器对读操作没有限制。2431 的 EEPROM 阵列共有 18 行, 每行 8 字节。前 16 行被等分为 4 个存储器页 (每页 32 字节), 这 4 页为主数据存储器。可以通过设置寄存器行中相应的保护字节将每一页单独设置成开放 (无保护), 写保护, 或 EPROM 模式。最后两行包括保护寄存器和保留字节。寄存器行包括 4 个保护控制字节, 1 个复制保护字节, 1 个工厂预置字节, 和两个用户/厂商 ID 字节。厂商 ID 是客户要求的标识码, 用于帮助应用软件识别与 2431 有关的产品。要设置并注册一个定制的厂商 ID 请与工厂联系。最后一行为将来的应用所保留。未定义读/写功能, 不能使用这些操作。

除主 EEPROM 阵列之外, 还包含一个 8 字节易失暂存器。向 EEPROM 阵列写入数据包括两个步骤。首先, 数据先写到暂存器, 然后被复制到主存储器阵列。这就允许用户在将数据复制到主存储器阵列前先对数据进行校验。器件仅支持整行 (8 字节) 复制操作。为保证复制操作中暂存器的数据有效, Write Scratchpad 命令提供的地址必须开始于一行的边界处, 而且暂存器必须写入 8 个完整的字节。



保护控制寄存器决定执行 Write Scratchpad 命令时输入数据如何被加载到暂存器。保护控制寄存器设置为 55h (写保护) 时, 输入的数据被忽略, 位于目标地址的主存储器数据被加载到暂存器。保护控制寄存器设置为 AAh (EPROM 模式) 时, 输入数据与目标地址的主存储器数据进行逻辑与, 计算结果被加载到暂存器。保护控制寄存器的其它任意设置值使相关存储器页处于不限制写操作的开放状态。保护控制字节设置成 55h 或 AAh 时, 该字节自身也受写保护。保护控制字节设置成 55h 并不阻止复制操作。这就允许被写保护的数据在器件内部进行刷新 (即用当前数据重新编程)。

复制保护字节用于更高的安全级别, 仅应在其它所有保护控制字节, 用户字节, 写保护页被设置成最终值后才被使用。如果复制保护字节置为 55h 或 AAh, 将阻止所有试图向寄存器行和用户字节行复制的操作。此外, 所有试图向写保护的主存储器页复制的操作 (即刷新) 也被阻止。

## 地址寄存器和传输状态

2431 使用 3 个地址寄存器: TA1, TA2, 以及 E/S (见图 6)。这些寄存器在许多其它 1-Wire 器件中都很常见, 但用法与 2431 略有不同。寄存器 TA1 和 TA2 必须加载进行数据写入或读出的目标存储器地址。寄存器 E/S 是一个只读的传输状态寄存器, 用来校验写操作命令的输入数据完整性。ES 的 E2:E0 位加载 Write Scratchpad 命令所输入的 T2:T0 位, 每输入一个数据字节加 1。这实际上是一个 8 字节暂存器内部的字节结束偏移计数器。E/S 寄存器的第 5 位, 称作 PF, 如果暂存器数据因掉电或主机发送的数据未能按要求填满整个暂存器而无效, 该位被置为逻辑 1。为了使写入暂存器数据有效, T2:T0 位必须为 0, 而且主机必须发送完整 8 个字节数据。第 3, 4, 6 位没有定义功能; 读数总为 0。E/S 寄存器的最高位, 称为 AA 或授权许可, 作为指示暂存器数据已被复制到目标存储器地址的标志位, 向暂存器中写入数据将清除此位。

图 6. 地址寄存器

Bit #	7	6	5	4	3	2	1	0
Target Address (TA1)	T7	T6	T5	T4	T3	T2	T1	T0
Target Address (TA2)	T15	T14	T13	T12	T11	T10	T9	T8
Ending Address with Data Status (E/S) (Read Only)	AA	0	PF	0	0	E2	E1	E0

## 带校验的写操作

向 2431 写入数据时，必须把暂存器用作中间存储器，首先主机发送 Write Scratchpad 命令并指定目标存储器地址，随后发送要写入暂存器的数据。注意 Copy Scratchpad 命令必须在达到 8 字节边界时执行。也就是说，目标地址的低 3 位 (T2..T0) 必须等于 000b。如果 T2..T0 是非 0 值，复制命令将被中止。在一定条件下 (见 Write Scratchpad 写暂存器命令)，主机将接收到一个反码的 CRC16 校验码，用于校验命令、地址 (实际发送的地址) 和位于 Write Scratchpad 命令序列末尾的数据。收到该 CRC 校验码后，主机与自己的计算结果进行比较，判断通信是否成功，并决定是否继续执行 Copy Scratchpad 命令。如果主机没有接收到 CRC16 码，主机应发送一条 Read Scratchpad 命令来验证数据的完整性。在回送暂存器数据前，2431 先发送目标地址 TA1 和 TA2，以及 E/S 寄存器值。如果 PF 标志位置位，说明数据未能正确送达暂存器或者上一次写暂存器后发生过掉电故障。这样主机就无需继续读入数据；可以重新开始向暂存器写入数据。类似地，如果 AA 标志位置位，同时 PF 标志位清零，则说明器件未能认可写命令。如果一切正常，两个标志位均被清零。此时主机即可继续读取和验证每个数据字节了。主机完成数据校验后，就可发送 Copy Scratchpad 命令了。此命令之后必须紧随三个地址寄存器中的数据，TA1、TA2 和 E/S。主机应通过读暂存器获知这些寄存器的内容。

## 存储器功能命令

存储器功能流程图 (图 7) 说明了访问 2431 存储器所需要的协议。本文档的最后给出了一个如何利用这些功能读取和写入数据的示例。主机和 2431 之间可在标准速率 (默认值, OD = 0) 或高速模式 (OD = 1) 下通信。如没有明确设置成高速模式，2431 默认以标准速率通信。

## Write Scratchpad 命令 [0Fh]

Write Scratchpad 命令适用于数据存储器和寄存器页中的可写地址。为了保证暂存器中的数据能够被正确复制到存储器阵列中，用户必须保证写暂存器命令中的 8 个数据字节开始于一个有效行边界处。Write Scratchpad 命令接受无效地址和不完整的存储器行，但后续的 Copy Scratchpad 命令将被阻止。

发出 Write Scratchpad 命令后，主机必须首先发送 2 个字节的地址，接着发送要写入暂存器的数据。写入暂存器的数据起始字节偏移量为 T2:T0。ES 的 E2:E0 位加载起始字节偏移量，后面每收到一个数据字节加 1。E2:E0 最终结果为最后被写入暂存器的完整字节的偏移量。仅接受完整数据字节。

当执行 Write Scratchpad 命令时，2431 内部的 CRC 发生器 (图 13) 随着主机的发送过程，计算整个数据流的 CRC 校验码，始于命令代码，终止于最后一个数据字节。该 CRC 校验码由 CRC16 多项式生成，计算时首先清除 CRC 发生器，然后顺序移入 Write Scratchpad 命令代码 (0Fh)，目标地址 (TA1 和 TA2)，和所有数据字节。要注意的是，CRC16 计算时使用的是由主机实际发送的 TA1、TA2 和数据字节。主机可在任意时间终止 Write Scratchpad 命令。但如果写入数据达到暂存器上限 (E2:E0 = 111b)，主机可发送 16 个读时隙并收到 2431 产生的 CRC 校验码。

如果 Write Scratchpad 命令试图对写保护区域进行写入，暂存器将加载存储器原有的数据，而不是主机发送的数据。类似地，如果目标地址页为 EPROM 模式，暂存器加载的则是存储器原有数据与主机发送数据位逻辑与的结果。



图 7-1. 存储器功能流程图




图 7-2. 存储器功能流程图 (续)




图 7-3. 存储器功能流程图 (续)





图 7-4. 存储器功能流程图 (续)



## Read Scratchpad 命令[AAh]

Read Scratchpad 命令可以用来校验目标地址和暂存器数据的完整性。主机发送命令代码后开始读取数据。开头的两个字节是目标地址，下一个字节是结束偏移量/数据状态字节 (E/S)，接着是暂存器数据，这些数据可能与主机发送的原始数据有所不同。当目标地址位于寄存器页或位于写保护或 EPROM 模式页时，这一点尤其重要。详细信息见 Write Scratchpad 命令说明。主机应先读完暂存器中所有数据 (E2:E0 - T2:T0 + 1 个字节)，然后就可以收到反码的 CRC，该 CRC 码根据 GX2431 发送的数据产生。如果主机在收到 CRC 码后继续读取数据，得到的所有数据均为逻辑 1。

## Copy Scratchpad [55h]

Copy Scratchpad 命令用来将暂存器中的数据复制到可写的存储器区域，发出 Copy Scratchpad 命令后，主机必须提供一个 3 字节的授权模式，该数据应该通过紧邻此条命令的前一个 Read Scratchpad 命令获得。该 3 字节模式数据必须与三个地址寄存器 (依次为 TA1, TA2, E/S) 中的数据正确匹配。如果授权码匹配，目标地址有效，PF 标志位未被置位，目标存储器没有复制保护，AA (授权许可) 标志位置位，才能开始执行复制操作。暂存器中的 8 字节数据全部被复制到目标存储器。器件内部的数据传输需要最多  $t_{\text{PROG}}$ ，在此期间 1-Wire 总线上的电压必须保证不低于 2.8V。数据复制完成后会发送一组“0”和“1”交替的信号，直到主机发送复位脉冲为止。如果 PF 标志位被置位或目标存储器处于复制保护模式，则不会执行复制操作而且 AA 标志位不会置位。

## Read Memory [F0h]

Read Memory 命令通常用于从 2431 读取数据。发出命令后，主机需要提供 2 个字节的地址。在这两个字节之后，主机开始读取始于目标地址的数据，可连续读至地址 008Fh 处。如果继续读，读取结果将是逻辑 1。器件内部的 TA1, TA2, E/S, 以及暂存器内容不受 Read Memory 命令影响。

## 1-Wire 总线系统

1-Wire 单总线系统是用一根数据线连接单个主机和一台或多台从机设备的系统。在所有的情况下，2431 都只能作为从机设备来使用。总线上主机是一个典型的微控制器。关于单总线系统的讨论分为三个部分：硬件配置，处理流程，和 1-Wire 信令 (信号类型和时序)。1-Wire 协议规定总线的收发按照特殊时序下的总线状态进行，由主机发出的同步脉冲下降沿初始化。


### 硬件配置

1-Wire 总线只定义了一根数据线；因此总线上的每个设备在适当时刻能够驱动总线是非常重要的。为了实现此目的，挂接在 1-Wire 总线上的所有设备都必须采用漏极开路或三态输出。2431 的 1-Wire 端口为漏极开路，内部等效电路见图 8。

多点总线由连接了多个从机设备的 1-Wire 总线组成。2431 分别支持 15.4kbps (最大值) 的标准通信速率和 125kbps (最大值) 的高速通信速率。注意传统的 1-Wire 产品分别支持 16.3kbps 的标准通信速率和 142kbps 的高速通信速率。2431 速率略有降低，原因是为增强 1-Wire 物理接口对噪声的抑制而增加了恢复时间。上拉电阻的阻值主要由网络的大小和负载条件决定。2431 在任何速度下运行都需要一个 2.2K 的上拉电阻。

1-Wire 总线的空闲状态为高电平。如果由于某种原因需暂停通信，若还需要恢复通信的话，总线必须保持在空闲状态。如果未设置为空闲状态，在高速模式，总线处于低电平时间超过 16 $\mu$ s，标准速率模式超过 120 $\mu$ s，总线上的一个或多个器件将被复位。

图 8. 硬件配置



### 处理流程

通过 1-Wire 端口访问 2431 的协议如下:

- 初始化
- ROM 功能指令
- 存储器功能指令
- 传输/数据

### 初始化

所有 1-Wire 总线上的数据传输都以初始化过程开始。初始化过程包括主机发送一个复位脉冲，各从机随后发送应答脉冲。应答脉冲让主机得知 2431 在线并且准备就绪。更多信息请参阅 1-Wire 信令一节。

### 1-Wire ROM 功能命令

一旦主机检测得到一个应答脉冲，便可发送 2431 支持的七条 ROM 功能命令中的任一条。所有的 ROM 功能命令长度均为 8 位。下面列出了所有的 ROM 命令（参考图 9 中的流程图）。

#### Read ROM [33h]

此命令允许主机读取 2431 的 8 位家族码，48 位序列号和 8 位 CRC 校验码。此命令适用于总线上仅有一个从机的情况。如果总线上连接了多个从机设备，当所有从机试图同时发送数据时，将会发生数据冲突（漏极开路输出产生一个线与的结果）。导致主机收到的家族码和 48 位序列号与 CRC 校验码不匹配。

#### Match ROM [55h]

Match ROM 命令后面跟随一个 64 位 ROM 地址码，允许主机访问多点总线上一个特定 2431。只有与该 64 位 ROM 地址码正确匹配的 2431 才会对后面的存储器功能命令做出反应。其它所有从机均等待下一个复位脉冲。这条命令既适用于单从机系统，也适用于多从机系统。



## Search ROM [F0h]

系统刚启动时，主机可能并不知道多少设备挂在 1-Wire 总线上，也不知道它们具体的地址码。主机可利用总线上的线与特性，采用排除法来识别总线上所有从机的地址码。先发送地址码的最低有效位，主机针对每一位都发送三个时隙。第一个时隙，每个参与搜索的从机都输出各自地址码该位的值。第二个时隙，每个参与搜索的从机都输出该位的补码。第三个时隙，主机写入该位指定值。所有与该值不匹配的从机都不再参加搜索。如果主机两次读到的值均是 0，则说明从机该位的两个状态都存在。主机通过写入的状态值来选择搜索 ROM 码树的不同分支。经过一次完整搜索过程，主机即可知道某个从机的地址码。另外的搜索过程可以识别其余从机的地址码。

## Skip ROM [CCh]

在一个单从机总线系统中，主机可使用此命令访问存储器而不需要提供 64 位 ROM 地址码，从而节省时间。如果总线上不止一个从机，当一条 Read 命令紧跟一条 Skip ROM 命令发送时，会因多个从机同时发送数据而导致数据冲突。（漏极开路输出下拉将产生一个线与结果）。

## Resume [A5h]

为了最大程度提高多点环境中的数据吞吐率，系统提供了 Resume 功能。此功能检查 RC 位的状态，如果置位，则直接把控制权交给存储器功能，与 Skip ROM 命令类似。RC 的置位只能通过成功地执行 Match ROM、Search ROM 或 Overdrive Match ROM 命令来实现。一旦 RC 置位，即可利用 Resume 命令重复访问此器件。访问总线上的其它器件会清除 RC 位，以防止两个或更多的从机同时响应 Resume 命令。

## Overdrive Skip ROM [3Ch]

在一个单从机总线上使用该命令时，主机不需要提供 64 位的 ROM 地址码就可以访问存储器功能，从而节省了时间。与通常的 Skip ROM 命令不同，Overdrive Skip ROM 命令将 GX2431 设置为高速模式（OD = 1）。该命令后的所有通信均为高速模式，直到有一个最短持续 480μs 时间的复位脉冲将总线上的所有器件复位成标准速率（OD = 0）。

如果在一个多点总线上发送该命令，则总线上所有支持高速模式的器件都被设置成高速模式。随后，为了寻址特定的高速模式器件，必须发出一个高速模式的复位脉冲，接着运用 Match ROM 或 Search ROM 命令。这样能够加速搜索过程。如果总线上有多个支持高速模式的从机，而且 Overdrive Skip ROM 命令后跟着一条 Read 命令，会因多个从机同时发送数据而产生数据冲突（漏极开路输出下拉将产生一个线与结果）。

## Overdrive Match ROM [69h]

通过 Overdrive Match ROM 命令，后接以高速模式发送的 64 位 ROM 地址码，能够使总线主机在多点总线上访问一个特定的 2431，同时将其设置成高速模式。只有与该 64 位 ROM 地址码正确匹配的 2431 才会对后续的存储器功能命令做出反应。已经被前面的 Overdrive Skip 或 Overdrive Match 命令成功设置成高速模式的从机将继续保持高速模式。所有支持高速模式的从机在下一个持续时间最小为 480μs 的复位脉冲后回到标准速率。Overdrive Match ROM 命令适用于总线上有单个或多个器件的情况。

图 9-1. ROM 功能流程图





图 9-2. ROM 功能流程图 (续)




## 1-Wire 信令

2431 需要严格的协议来保证数据完整性。该协议在一根线上定义了四种类型的信号：包括复位脉冲和应答脉冲的复位序列，写 0，写 1，和读数据。除应答脉冲外，总线主机发出所有其它信号的下降沿。2431 能以标准速度或高速两种模式通信。如果没有明确设置为高速模式，2431 就以标准速度通信。在高速模式下，所有波形均采用快速定时。

当从空闲状态被激活时，1-Wire 线上的电压需要从  $V_{PUP}$  降到门限电压  $V_{TL}$  以下。要从活动状态返回空闲状态，电压需从  $V_{ILMAX}$  上升至门限电压  $V_{TH}$  以上。电压上升时间见图 10 所示的“ $\epsilon$ ”，其持续时间取决于使用的上拉电阻 ( $R_{PUP}$ ) 和 1-Wire 网络的附加电容。电压  $V_{ILMAX}$  在 2431 判断逻辑电平时，与其有关，且不会触发任何事件。

启动与 2431 的任何通信都需要初始化过程，见图 10。复位脉冲后的应答脉冲，表明 2431 已经准备就绪，只要收到正确的 ROM 和存储器功能命令，即可接收数据。如果主机在下降沿采用摆率控制，作为补偿，需要将线上的电平拉低并保持  $t_{RSTL} + t_f$  的时间。高速模式下若  $t_{RSTL}$  持续 480 $\mu$ s 或更长时，可将从机恢复到标准速度。如果 2431 处于高速模式并且  $t_{RSTL}$  不大于 80 $\mu$ s，则其仍保持高速模式。如果器件处于高速模式， $t_{RSTL}$  介于 80 $\mu$ s 和 480 $\mu$ s 之间，器件将复位，通信速率不确定。

图 10. 初始化过程：复位和应答脉冲



主机释放总线后进入接收模式。此时 1-Wire 总线电平被上拉电阻，或驱动器等有源电路上拉至  $V_{PUP}$ 。当电平高于门限  $V_{TH}$  时，2431 等待  $t_{PDH}$  时间，然后通过将总线电平拉低并保持  $t_{PDL}$ ，来发送一个应答脉冲。为了检测应答脉冲，主机必须在  $t_{MSP}$  时间检测 1-Wire 总线的逻辑电平。

$t_{RSTH}$  窗口时间必须至少等于  $t_{PDHMAX}$ ， $t_{PDLMAX}$ ，与  $t_{RECMIN}$  的总和。一旦  $t_{RSTH}$  结束，2431 即可开始数据通信。在一个混和设备组成的网络中，为了兼容其它 1-Wire 设备， $t_{RSTH}$  在标准速度下最小应为 480 $\mu$ s，在高速模式下最小应为 48 $\mu$ s。

## 读/写时隙


与 2431 的数据通信在时隙内进行，每时隙传输一位。数据在写时隙由主机传输到从机。数据在读时隙由从机传输到主机。图 11 说明了读时隙和写时隙的定义。

所有通信均以主机拉低数据线开始，当 1-Wire 总线上的电压降至门限电压  $V_{TL}$  以下时，2431 启动内部定时发生器，在写时隙时确定何时采样数据线，在读时隙时确定数据有效的的时间。

## 主机到从机

对于“写 1”时隙，数据线上的电压必须在“写 1”低时间  $t_{W1LMAX}$  结束前高过门限电压  $V_{TH}$ 。对于“写 0”时隙，数据线上的电压在“写 0”低时间  $t_{W0LMIN}$  结束前必须保持低于门限电压  $V_{TH}$ 。为了实现最可靠的通信，数据线上的电压在整个  $t_{W0L}$  或  $t_{W1L}$  时间窗口内都不应超过  $V_{ILMAX}$ 。数据线上的电压超过  $V_{TH}$  后，2431 在进行下一个时隙前需要一个恢复时间  $t_{REC}$ 。

图 11. 读/写时序图



## 从机到主机

“读数据”时隙在开始时与“写 1”时隙类似。数据线上的电压在读低时间  $t_{RL}$  结束前必须保持低于  $V_{TL}$ 。在  $t_{RL}$  窗口，应答 0 时，2431 开始拉低数据线；其内部定时发生器决定何时结束下拉，电平重新开始升高。应答 1 时，2431 并不保持数据线的低电平， $t_{RL}$  一结束，电平即开始上升。

主机采样窗口 ( $t_{MSRMIN}$  到  $t_{MSRMAX}$ ) 一方面由  $t_{RL} + \delta$  (上升时间)，另一方面由 2431 内部定时发生器决定，主机必须在采样窗口内执行一次数据线读操作。为实现最可靠的通信， $t_{RL}$  在允许范围内应尽量短，主机应该在接近但不晚于  $t_{MSRMAX}$  的时间读取数据。从数据线读取数据后，主机必须等待直至  $t_{SLOT}$  结束。这确保了 2431 在下一个时隙准备就绪前有足够的恢复时间  $t_{REC}$ 。需注意的是，这里指定的  $t_{REC}$  仅适用于 1-Wire 总线上只接一个 2431 的情况。在一个多点总线上，为了适应其它 1-Wire 器件的输入电容，应延长  $t_{REC}$ 。另外，还可使用 DS2482-x00 或 DS2480B 等 1-Wire 总线驱动器接口器件，在 1-Wire 恢复时间内进行有源上拉。

## 改善的网络性能（切换点滞回）


在 1-Wire 环境中，线路端接只有在总线主机（1-Wire 驱动器）控制的短时间内才有可能。因此，1-Wire 网络极易受到各种来源的噪声干扰。由于网络的大小和拓扑结构不同，从端点或支路节点反射的信号可能在某种程度上相互加强或抵消。这些反射信号在 1-Wire 通信线路上看来象毛刺或振铃。从外部耦合到 1-Wire 线路上的噪声也能导致信号产生毛刺。在一个时隙上升沿产生的毛刺会导致从机与主机失去同步，继而导致对 Search ROM 命令失去反应，或导致从机执行特定功能命令失败。为了实现更好的网络性能，2431 使用了一种新的 1-Wire 前端，降低了其对噪声的敏感度，同时也降低了其自身引入到 1-Wire 总线的噪声幅度。

2431 的 1-Wire 前端与传统的从机器件相比有 4 点特性不同。

- 1) 在电路中附加了一个低通滤波器来检测时隙开始时的下降沿。这降低了对高频噪声的敏感度。高速模式下不使用此附加滤波器。
- 2) 在低到高的开关门限  $V_{TH}$  处设有一个滞回，如果有一个负毛刺低于  $V_{TH}$  但还没有低于  $V_{TH} - V_{HY}$ ，将不会被承认（图 12，示例 A），滞回在任何 1-Wire 速度模式下均有效。
- 3) 由上升沿保持关闭时间  $t_{REH}$  定义了一个时间窗口，在该时间窗口内即使毛刺低于  $V_{TH} - V_{HY}$  也会被忽略（图 12，示例 B， $t_{GL} < t_{REH}$ ）。大的压降或穿过  $V_{TH}$  门限后延续时间超出  $t_{REH}$  窗口的毛刺则无法滤除，会被当作一个新时隙的开始（图 12，示例 C， $t_{GL} \geq t_{REH}$ ）。

只有在电气特性中指明参数  $V_{HY}$  和  $t_{REH}$  的器件使用了改进的 1-Wire 前端。

图 12. 噪声抑制示意图







## 命令细节 1-Wire 通信协议—符号表

符号	说明
RST	由 1-Wire 主机产生的复位脉冲。
PD	由 1-Wire 从机产生的应答脉冲。
Select	满足 ROM 功能协议的命令和数据。
WS	“Write Scratchpad”命令。
RS	“Read Scratchpad”命令。
CPS	“Copy Scratchpad”命令。
RM	“Read Memory”命令。
TA	目标地址 TA1, TA2。
TA-E/S	目标地址 TA1, TA2, 以及 E/S 字节。
<8 – T2:T0 bytes>	对于指定目标地址, 传送到暂存器末端所需的足够字节。
<data to EOM>	传送到存储器末端所需的足够字节。
CRC16\	传送反码的 CRC16 校验码。
FF loop	主机读取 FF 字节的不确定循环。
AA loop	主机读取 AA 字节的不确定循环。
Programming	数据写入 EEPROM; 在此期间 1-Wire 总线上不允许有任何活动。

### 写暂存器（不能失败）

RST	PD	Select	WS	TA	<8 – T2:T0 bytes>	CRC16\	FF loop
-----	----	--------	----	----	-------------------	--------	---------

### 读暂存器（不能失败）

RST	PD	Select	RS	TA-E/S	<8 – T2:T0 bytes>	CRC16\	FF loop
-----	----	--------	----	--------	-------------------	--------	---------

### 复制暂存器（成功）

RST	PD	Select	CPS	TA-E/S	Programming	AA loop
-----	----	--------	-----	--------	-------------	---------

### 复制暂存器（地址无效, **PF = 1**, 或复制保护）

RST	PD	Select	CPS	TA-E/S	FF loop
-----	----	--------	-----	--------	---------

### 读存储器（成功）

RST	PD	Select	RM	TA	<data to EOM>	FF loop
-----	----	--------	----	----	---------------	---------

### 读存储器（地址无效）


RST	PD	Select	RM	TA	FF loop
-----	----	--------	----	----	---------

## 存储器功能示例


写入存储器第 1 页的前 8 个字节。读整个存储器。  
总线上只有单个 2431 与主机连接，通信过程如下所示：

主机模式	数据（最低有效位优先）	说明
TX	(Reset)	复位脉冲
RX	(Presence)	应答脉冲
TX	CCh	发送“Skip ROM”命令
TX	0Fh	发送“Write Scratchpad”命令
TX	20h	TA1, 起始偏移 = 20h
TX	00h	TA2, 地址 = 0020h
TX	<8 data bytes>	向暂存器写 8 字节数据
RX	<2 bytes CRC16\>	读 CRC 码检查数据完整性
TX	(Reset)	复位脉冲
RX	(Presence)	应答脉冲
TX	CCh	发送“Skip ROM”命令
TX	AAh	发送“Read Scratchpad”命令
RX	20h	读 TA1, 起始偏移 = 20h
RX	00h	读 TA 2, 地址 = 0020h
RX	07h	读 E/S, 结束偏移 = 111b, AA, PF = 0
RX	<8 data bytes>	读暂存器数据并校验
RX	<2 bytes CRC16\>	读 CRC 码检查数据完整性
TX	(Reset)	复位脉冲
RX	(Presence)	应答脉冲
TX	CCh	发送“Skip ROM”命令
TX	55h	发送“Copy Scratchpad”命令
TX	20h	TA1
TX	00h	TA2 (授权码)
TX	07h	E/S
----	<1-Wire idle high>	等待 $t_{PROGmax}$ , 完成复制操作
RX	AAh	读复制状态, AAh = 成功
TX	(Reset)	复位脉冲
RX	(Presence)	应答脉冲
TX	CCh	发送“Skip ROM”命令
TX	F0h	发送“Read Memory”命令
TX	00h	TA1, 起始偏移 = 00h
TX	00h	TA2, 地址 = 0000h
RX	<144 data bytes>	读存储器全部数据
TX	(Reset)	复位脉冲
RX	(Presence)	应答脉冲


引脚配置 (续)



管脚尺寸




SP2




UT\_QFN(Bottom View)

BOTTOM VIEW



BOTTOM VIEW



Revision History

REVISION NUMBER	REVISION DATE	DESCRIPTION	PAGES CHANGED
0	1/1/2017	first release	all
1	7/12/2017	Change the drive circuit	23
2	3/3/2018	Change the power voltage	1,2,13
3	10/6/2018	Change the inch of package	25
4	18/9/2018	Add the package of SP2 and change the inch of package	24,25

5	15/5/2019	Add the package of UT_QFN	25
6	10/9/2021	Add the list of package	1
7	10/9/2021	Add the package of SFN	26

慧传科技（珠海）有限公司  
珠海：珠海市香洲区南屏镇同昌路128号1-2层正菱高科园  
深圳：深圳市南山区清华信息港科研楼620  
邮箱：sales@huisensor.com  
电话: 13537784708